【鐵殼大大的電力電子教室】電磁干擾-PCB板佈局規劃與經驗法則

我們應小心審視每一佈局，以確定印刷電路板哪一部分走線最具關鍵性。導通或關閉時，電流若突然間要立即開始或停止流動，往往會令走線產生電感突波。每一次轉態時，這一部分走線會產生極高的di/dt突波電壓與電流。根據過往的經驗，我們都知道每一英吋走線有20nH的寄生電感，電壓突波可以利用方程式V=Ldi/dt計算出來。這些高頻電流環路的面積必須盡量縮小，因為這些電流不但會產生電磁干擾，而且還會侵入整合式開關穩壓器的控制電路，使工作不穩定。Layout布局時必須小心，避免無意讓切換電壓通過的走線過寬，因為它為很容易變成電場的天線。以下提供幾點利用正確PCB佈局規劃，以不增加成本的情況下，有效的降低電磁干擾的方式。

區隔功率地線與訊號地線:
一般而言我們將傳遞功率的傳輸路徑定義為功率走線，而IC控制到開關元件的連接線我們稱之為訊號走線，但由於參考點電位皆相同，因此兩者地線需要做連接，但還是需要做些區別，盡可能將功率&訊號地線先各自最短路徑連接，之後再兩者細線等電位連接即可。

減低迴路面積:
由電磁理論可知，迴路中所產生之差模雜訊正比於迴路所圍繞之面積，因此針對電路中之高頻迴路，必須使其迴路面積與迴路長度達到最小。
可由以下幾點技巧降低迴路面積:
1.以單層板Layout，在不加入任何高頻電容下，首先降低功率電晶體導通與截止所形成的等效電路。
2.以雙層板Layout，可利用上下層走線減少迴路面積。
3.加入高頻電容，可提供高頻電流入徑，減少高頻迴路長度。
4.增加高頻電容與濾波電容並聯於Vin(Vcc、Vo)至GND間。

鋪銅:
另外也可採用接地鋪銅以降低電磁干擾的影響，而且這是非常有效的方法。以多層式電路板為例來說，電路板的外層都設有電源元件及相關的走線，若果接著的下一層是接地面，電磁干擾會下降10～20 dB。若與採用成本較低的單/雙面電路板相比，這個方法更具成本效益，而且無需採用大體積的濾波器。但這樣的接地面必須確保傳送的訊號完整無缺，因為在低頻的環境下，回流電流有這樣的傾向，就是喜歡選擇最短的直線路徑，但較高頻的諧波大多數會直接在另一面的正向走線感應複製。只要有機會，電流必定會自動試圖縮小其流經的包圍面積，因為這樣可降低走線的自我電感，以及為電流提供一條最低阻抗的路徑。