因應高畫質影音應用，HDMI 發佈了HDMI2.1的最新規格，其中最重要的就是加入了FRL(Fixed Rate Link)的傳輸模式，跟之前的TMDS(Transition Minimized Differential Signaling)的傳輸模式完全的不相同。TMDS下傳輸最高頻寬可達18Gbps，可用來傳送3840x2160@60的4K高畫質影像，而FRL下頻寬提升到48Gbps，利用壓縮的方式可傳送高達10K解析度的影像。
在傳輸架構的改變外，在低速訊號Display Data Channel(DDC)上傳輸的EDID以及SCDC(Status and Control Data Channel)，都開放寫入原本的Reserve的空間，來增加FRL mode新增的功能宣示，而這些溝通在FRL的Link Training過程中是極度重要的腳色。
EDID是一種VESA標準格式，其中包含monitor及其性能的參數，包括廠商資訊、最大解析度等等訊息。E-EDID是基於EDID 1.4，允許附加多組擴展資料區塊中。在最小的配置中，E-EDID只包含一個 Block，基本EDID – Block0。每個Block長度都是128Bytes。擴充data block被順序排在基本EDID後面。
Sink端如果有SCDC，應該E-EDID中包含一個有效的HF-VSDB，且把SCDC_Present設置為1。在進入SCDC之前source端需驗證Sink端EDID中，包含一個HF-VSDB且SCDC_Present要設置為1，否則source不能訪問SCDC。
下圖是HDMI2.0中 Table-6，這定義HF-VSDB
在流程中，SCDC主要用於Source 端更新SINK端TMDS_Bit_Clock_Ratio和Scrambler_Enable暫存器，並起這版本不支援HDMI RX對SCDC的讀取請求。
SCDC_Present = 1，Sink端支援SCDC功能
= 0，Sink端不支援SCDC功能
下圖是HDMI Specification 2.0中對應的暫存器及address
Table10-19:SCDC – TMDS Confing
Scrambling_Enable = 1, source端設置為1，Sink端Scrambing enable
= 0, source端設置為0，Sink端Scrambing disable
TMDS_Bit_Clock_Ratio = 0, (TMDS Bit Period)/(TMDS Clock Period) = 1/10
= 1, (TMDS Bit Period)/(TMDS Clock Period) = 1/40
當Sink端的TMDS bit Rate大於3.4Gbps時，就要做TMDS_Bit_Clock_Ratio控制。如TMDS bit Rate小於3.4Gbps，source端設置TMDS_Bit_Clock_Ratio 為0，TMDS的CLK及DATA要遵循HDMI1.4b。當TMDS bit Rate在3.4~6.0Gbp時，TMDS_Bit_Clock_Ratio 需設置為1，只時TMDS的CLK及DATA要遵從HDMI2.0。設置之後Source端可以讀取Clock_Detected狀態出來確保sink端傳輸的TMDS_Bit_Clock_Ratio設置。
Source 端修改Sink端的TMDS_Bit_Clock_Ratio的操作步驟：
- Source 端要暫停傳送TMDS Clk和 DATA
- 寫入TMDS_Bit_Clock_Ratio
- 等待最小1ms最大100ms後，TMDS啟動傳送
- Source 端可以讀取Clock_Detected狀態來驗證Sink端是否偵測到TMDS的CLK
Clock_Detected: 當Sink端接收到有效的Clock時該位置為1，反之為0
Ch0_Locked: 當Sink端在通道0上成功解碼出Data時該位置為1，反之為0
數據傳輸協議
SCDC的I2C address為0xA8/0xA9
參考來源