概述
本文主要介紹 NXP i.MX93 硬體設計須知，並將此晶片設計成 OP-Gyro 方案，並提供方案功能，方塊圖、電源架構圖、硬體設計指南，讓讀者能按照此份文件，能更快熟悉 i.MX93 硬體設計規則。
一、主要功能：
二、線路圖：
1-1. 方塊圖：
1-2. 電源架構圖：
1-3. 線路：
線路圖索取資料請與我們聯繫 Atu.tw@wpi-group.com。
三、i.MX93 硬體設計指南：
1-1. LPDDR4：
1-1-1. E4 Ball DRAM_ZQ 腳位需連接 120Ω ( 1% ) 電阻至 GND。
1-1-2. LPDDR4/4X 裝置 A5 ( ZQ0 ) & 腳位需連接 240Ω ( 1% ) 電阻至 DRAM Power VDD。
1-1-3. D2 Ball DRAM_RESET 腳位需連接 10KΩ ( 5% ) 電阻至 GND。
1-1-4. ODT_CA G2 Ball 在 LPDDR4/4X 裝置上需連接 LPDDR4/4X VDD2。
1-1-5. D4 Ball MTEST 腳位應預留測點，並使其 Floating。
1-1-6. 確保 VDDQ_DDR/VDD2_DDR 上電斜率小於 24V/ms。
1-2. I2C：
1-2-1. 不同速率的 I2C 接口，請務必分開，快速一組，低速一組 (ex: 快速 400 Kbits ，慢速 100 Kbits)。
1-2-2. 如果 I2C 接口位址有衝突，可使用 PCA9646 I2C 開關控制切換。
1-2-3. 避免在同組 I2C 接口上，加上多組 Pull-High 電阻，導致負載異常。
1-2-4. I2C Pull-High 電源，要與 CPU 電源使用同一組，避免電源時序不同，導致電源倒灌。
1-3. JTAG：
1-3-1. JTAG_TDO 請勿 Pull-High & Pull-Low，請使其 Floating。
1-4. I3C：
1-4-1. I3C 總線上的總電容負載必須小於 50 pF，包含 PCB Trace 與周邊連接的裝置，避免影響到 I3C 高速訊號的品質。
1-5. Reset & ON/OFF：
1-5-1. POR_B Ball A16 腳位需連接 100KΩ ( 5% ) 電阻至 NVCC_BBSM_1V8 。
ON / OFF Ball A19 腳位需連接 100KΩ ( 5% ) 電阻至 NVCC_BBSM_1V8，可透過軟體設定切換模式，並設置斷電時間 ( EX：長壓 ON/OFF KEY 5 Sec )。
P.S 系統完全重置建議使用從 PMIC PCA9451AHNY 進行 Reset，以保持系統完整重置。
1-5-2. WDOG_ANY Ball J18 為 Cold Reset，如需要支援 Boundary-Scan Mode，需要 Pull High 100K。
1-6. USB：
1-6-1. USB1_TXRTUNE Ball D12 腳位需連接 200Ω ( 1% ) 電阻至 GND。
USB2_TXRTUNE Ball D14 腳位需連接 200Ω ( 1% ) 電阻至 GND。
1-6-2. USB為 Differential Signals，需走阻抗匹配 90Ω。
1-6-3. USB ESD 選用，選用 Low capacitance 的元件，以防止干擾 USB 高速訊號。
1-7. Oscillator/ Crystal 注意事項：
1-7-1. 24M_XTALI ( Balls D18 ) 和 24M_XTALO ( Ball E18 ) 可預留並接電阻 510KΩ ( 1% ) 電阻，並注意選用的晶體 ESR 需小於 60Ω，額定驅動不得小於 100 uW。
1-7-2. RTC_XTALI ( Ball E16 ) 和 RTC_XTALO ( Ball D16 ) 可預留並接電阻 4.7MΩ ( 1% ) 電阻，並注意選用的晶體 ESR 需小於 70KΩ，額定驅動不得小於 0.5 uW。
以上為 OP-Gyro ( i.MX93 ) 方案介紹與設計須知，WPI 將設計的過程濃縮成此篇博文，希望能藉此幫助讀者更快設計出屬於自己的 i.MX93 平台。
如果各位讀者有任何問題，可以在下面留言一起討論喔 ! 謝謝。
參考文件：
評論